SJ 50597.7-1994 半导体集成电路JT54S74和JT54S175型S-TTL触发器详细规范
|
ID： |
25CCF99C8C6540EEBE5E7CD358983FAC |
|
文件大小(MB)： |
0.75 |
|
页数： |
23 |
|
文件格式： |
|
|
日期： |
2024-7-27 |
|
购买： |
文本摘录（文本识别可能有误，但文件阅览显示及打印正常，pdf文件可进行文字搜索定位）：
S?J,中华人民共和国电子行业军用标准,FL 5962 SJ 50597.7-94,半导体集成电路JT54S74和,JT54S175 型 S-TTL 触发器,详细规范,Detail specification for types JT54s74、,JT54S175 S-TTL, flip-flops,of semiconductor integrated circuits,1994-09-30 发布 1994-12-8 实施,中华人民共和国电子工业部批准,中华人民共和国电子行业军用标准,半导体集成电路JT54s74和JT54S175型,S-TTL触发器详细规范 期50597.7T4,Detail specification for types JT54s74、,JT54S175 S-TTL flip-flops,of semiconductor integrated circuits,1范围,1.I 主题内容,本规范规定了硅单片半导体集成电路JT54874和JT54sl75型ふTTL触发器（以下简称,器件）的详细要求,1.2 适用范围,本规范适用于器件的研制、生产和采购,1.3 分类,本规范给出的器件按器件型号、器件等级、封装形式、额定值和推荐工作条件分类,1.3.1 器件编号,器件编号应按GJB 597《微电路总规范》第3.6.2条的规定,1.3.1.1器件型号,器件型号如下:,器件型号器 件 名 称,JT54S74 双上升沿D型触发器（有預置、清除端）,JT54S175 四上升沿D型触发器（有公共清除端）,1.3.1.2 器件等级,器件等级应为GJB 597第3,4条所规定的B级和本规范规定的Bi级,1.3.1.3 封装形式,封装形式按GB 7092《半导体集成电路外形尺寸》的规定,封装形式如下;,字母封装形式,C C20p3（陶骞无引线片式载体封装）,D DI6s3（陶瓷双列封装）,F F16X2（陶瓷扁平封装）,H H16X2（陶囁熔封扁平封装）,J J16S3（陶瓷熔封双列封装）,中华人民共和国电子工业部1994-09.30发布 1994-12-01实施,SJ 50597.7-94,1.3.2 绝对最大额定值,绝对最大额定值如下:,项 目符 号,数 值,单 位,最 小丒最 大,电源电压た-0.5 7.0. V,输入电压 . 片-L 5 5.5 V,贮存温度Ts -65 150 C,功耗” JT54S74,Pd,— 275,mW,JT54S175 — 528,引线耐焊接温度（10s） 鼻— 300 t,结温りT; — 175 V,注:1）器件应能经受测试输出短路电流（103）时所增加的功耗,2）除按GJB 548《微电路试验方法和程序）方法如04老化筛选条件外,不得超过最大结温,1.3.3 推荐工作条件,推荐工作条件如下:,项 目符 号,数 值,单 位,最 小最 大,电源电压Vcc 4,5 545 V,输入高电平电压V时2,0 — V,输入低电平电压Hl — 0*8 V,工作环境温度Ta -55 125 七,时钟脉冲宽度JT54S74 士用中） 7,3,— a,JT54S175 7,清滁脉冲宽度JT54S74 t帆的） 7,ns,JT54S175 fW(CR) 10,预置脉冲宽度JT54S74 fW(SD) 7 — ' ns,输入建立时间JT54S74 ” 3,一ns,JT54S175 5,输入保持时间’ JT54S74,3,2,— n妙,JT545175 3,2引用文件,GB 3431.1—82,GB 3431.2—86,GB 3439—82,-2 -,半导体集成电路文字符号电参数文字符号,半导体集成电路文字符号引出端功能符号,半导体集成电路TTL电路测试方法的基本原理,SJ 50597.7-94,GB 4590—84,GB 4728.12—85,GB 7092,GJB 548—88,GJB 597—88,GJB 1649—93,半导体集电路机械和气候试验方法,电气图用图形符号二进制逻辑单元,半导体集成电路外形尺寸,微电子器件试验方法和程序,微电路总规范,电子产品防静电放电控制大纲,3要求,3.1 详细要求,各项要求应按GJB 597和本规范的规定,3.2 设计、结构和外形尺寸,设计、结构和外形尺寸按GJB 597和本规范的规定,3.2.I 逻辑符号、逻辑图和引出端排列,逻辑符号、逻辑图和引出端排列应符合图1的规定。逻辑符号、逻辑图符合GB 4728.12,的规定,引出端排列为俯视图,3,SJ 50597.7-94,逻辑符号 逻辑图,引出端排列,（D、F、H、J 型）,CR,1Q,1C,2D,2Q,2Q,GND,匚,（C型）,图 1—2 JT54S175,图1逻辑符号、逻辑图和引出端排列,3.2.2功能表,功能表如下;,a. JT54S74,输 入输出,So 即CP D Q Q,L H X X H L,H L X X L H,L L X X H11 H15,H H + H H L,H H t L L H,H H L X Q ュ,4,下载,SJ 50597.7-94,b. JT54S175,输 入输出,OR CP D Q Q,L x X L H,H f H H L,H f L L H,H L X Qo 名,注:H—高电平;,L—低用平;,十——低电平到高电平跳变;,X-----任意态:,Qo-----规定的稳态输入条件建立前Q的电平;,Qo——规定的稳态输入条件建立前Q的电平,1）当Sn和Rd同时回复到高电平时,输出状态不确定,3.2.3 电原理图,制造厂在鉴定前应……
……